{
  "markdown": "<p align=\"center\">\n  <a href=\"README_en.md\">English</a> | <a href=\"README.md\">中文</a>\n</p>\n\n<p align=\"center\">\n  <img src=\"assets/xilinx-skill-banner.png\" alt=\"xilinx-skill -- AI-Powered Vivado Design Automation\" width=\"800\"/>\n</p>\n\n<p align=\"center\">\n  <img src=\"https://img.shields.io/badge/Platform-Xilinx%20%7C%20AMD-E4002B?style=for-the-badge&logo=xilinx&logoColor=white\" alt=\"Xilinx\"/>\n  <img src=\"https://img.shields.io/badge/Powered%20by-Claude%20Code-7C3AED?style=for-the-badge&logo=anthropic&logoColor=white\" alt=\"Claude Code\"/>\n  <img src=\"https://img.shields.io/badge/License-MIT-blue?style=for-the-badge\" alt=\"License\"/>\n</p>\n\n# 让AI全流程自己调试FPGA真的爽翻了\n\n# Xilinx 全工具链 Skill -- AI 编程助手插件\n\n> **让 AI 处理繁琐的 Tcl 脚本，你只需专注架构设计。**\n\n一个 AI 编程助手 Skill（支持 Claude Code / Codex / OpenClaw），用自然语言描述你的设计需求，即可生成可直接运行的 Vivado / Vitis HLS / Vitis Unified / PetaLinux 脚本。覆盖从 HLS 算法到启动镜像的完整 FPGA/MPSoC 设计流程。\n\n---\n\n## 强烈推荐安装的 MCP Server\n\n**只有安装下列 MCP Server，才能实现全自动调试与开发**——AI 直接控制 Xilinx 工具链和基础设施，无需人工干预：\n\n| MCP Server | 说明 |\n|-----------|------|\n| [vivado-mcp](https://github.com/QingquanYao/vivado-mcp) | AI 驱动的 Vivado 会话控制 -- 综合、时序报告、CRITICAL WARNING 自动诊断、烧写器件 |\n| [vitis_mcp](https://github.com/QingquanYao/vitis_mcp) | AI 驱动的 Vitis 控制 -- 嵌入式软件全流程自动化 |\n| [ssh-mcp](https://github.com/tufantunc/ssh-mcp) | 通过 SSH 连接虚拟机执行 PetaLinux 编译 -- 支持 sudo 和超时保护 |\n| [vmware-mcp](https://github.com/ZacharyZcR/vmware-mcp) | VMware Workstation Pro 虚拟机控制 -- 管理 PetaLinux 构建环境 |\n\n---\n\n## 为什么需要这个 Skill？\n\n| 痛点                     | 本 Skill 如何解决                                       |\n| ---------------------- | -------------------------------------------------- |\n| Vivado Tcl API 跨版本变化大  | 参考文档锁定版本特定 API，自动选择正确的命令                           |\n| PS 配置参数多达 200+ 项       | 引导式问答 + 经过验证的 DDR/MIO/时钟 Tcl 模板                    |\n| XDC 约束语法容易出错           | 从自然语言描述直接生成正确的 `set_property` / `create_clock`     |\n| 跨工具交接流程复杂              | 自动化 HLS IP -> Vivado -> XSA -> Vitis/PetaLinux 数据流 |\n| JESD204B -> 204C 迁移风险高 | 提供端口映射、寄存器差异的分步迁移指南                                |\n\n---\n\n## 支持的工具与器件\n\n```\nVitis HLS ──> Vivado ──> Vitis Unified / PetaLinux\n C/C++ IP      硬件设计    裸机 / RTOS / Linux\n```\n\n**工具：** Vivado、Vitis HLS、Vitis Unified IDE (2022.x+)、PetaLinux\n\n**器件：** Zynq UltraScale+ MPSoC（CG/EG/EV 全系，ZCU10x 评估板及自制板）、Virtex/Kintex UltraScale+/UltraScale、7 系列、Versal ACAP\n\n---\n\n## 安装\n\n### Claude Code（推荐）\n\n本仓库是一个 Claude Code 插件市场，一行命令即可安装：\n\n```\n/plugin marketplace add QingquanYao/xilinx-skill\n```\n\n然后安装插件：\n\n```\n/plugin install xilinx-suite\n```\n\n搞定，Skill 即刻可用。\n\n### OpenAI Codex CLI\n\n```bash\ngit clone https://github.com/QingquanYao/xilinx-skill.git\ncd xilinx-skill && bash install.sh        # macOS/Linux\ncd xilinx-skill; .\\install.ps1            # Windows PowerShell\n```\n\n或手动安装：\n\n```bash\nmkdir -p ~/.agents/skills/xilinx-suite\ncp plugins/xilinx-suite/skills/xilinx-suite/SKILL.md ~/.agents/skills/xilinx-suite/\ncp -r plugins/xilinx-suite/references ~/.agents/skills/xilinx-suite/\ncp AGENTS.md ~/.codex/AGENTS.md\n```\n\n### OpenClaw\n\n```bash\ngit clone https://github.com/QingquanYao/xilinx-skill.git\ncd xilinx-skill && bash install.sh        # macOS/Linux\ncd xilinx-skill; .\\install.ps1            # Windows PowerShell\n```\n\n或手动安装：\n\n```bash\nmkdir -p ~/.openclaw/skills/xilinx-suite\ncp plugins/xilinx-suite/skills/xilinx-suite/SKILL.md ~/.openclaw/skills/xilinx-suite/\ncp -r plugins/xilinx-suite/references ~/.openclaw/skills/xilinx-suite/\n```\n\n### 兼容性\n\n| 工具 | 安装方式 | 格式 |\n|------|---------|------|\n| **Claude Code** | `/plugin marketplace add`（原生支持） | Plugin Marketplace |\n| **OpenAI Codex** | `install.sh` / 手动复制 | `SKILL.md` + `AGENTS.md` |\n| **OpenClaw** | `install.sh` / 手动复制 | `SKILL.md` |\n\n> 三个工具都遵循 [Agent Skills](https://agentskills.io) 开放标准。\n\n---\n\n## 使用方法\n\n用自然语言描述你的任务即可，例如：\n\n```\n> 为我的 ZynqMP 板卡创建 Vivado 工程，包含 Zynq PS、2 个 AXI GPIO 和 1 个 BRAM 控制器\n\n> 为我的 Virtex UltraScale+ 板卡生成 200MHz 系统时钟的 XDC 约束，IO 标准为 LVDS\n\n> 用我的 XSA 文件构建 PetaLinux 镜像，需要自定义设备树覆盖\n\n> 将我的 JESD204B DAC 接口迁移到 JESD204C\n\n> 创建一个矩阵乘法的 Vitis HLS IP，使用 AXI4-Stream 接口\n```\n\nSkill 会自动：\n\n1. 询问必要信息（目标器件、版本、接口等）\n2. 加载相关参考文档\n3. 生成完整可运行的脚本\n4. 告诉你如何执行以及下一步做什么\n\n---\n\n## 参考文档库\n\n| 文件                           | 内容覆盖                                     |\n| ---------------------------- | ---------------------------------------- |\n| `vivado_guide.md`            | 工程创建、Block Design、综合、实现、报告分析             |\n| `mpsoc_ps_config.md`         | Zynq UltraScale+ PS 配置 -- DDR4、MIO、时钟、中断 |\n| `mpsoc_bd_guide.md`          | Block Design 自动化模式与最佳实践                  |\n| `xdc_constraints.md`         | 时序约束、IO 标准、引脚分配                          |\n| `xdc_guide.md`               | XDC 语法快速参考                               |\n| `hls_guide.md`               | Vitis HLS C/C++ 到 IP 流程、pragma、优化        |\n| `vitis_unified_guide.md`     | Vitis 2022.x+ 平台、域、应用创建                  |\n| `petalinux_guide.md`         | BSP 配置、内核、rootfs、启动镜像生成                  |\n| `jesd204b_to_c_migration.md` | JESD204B 到 204C IP 迁移 -- 端口、寄存器、常见陷阱     |\n| `vu9p_guide.md`              | 纯 FPGA（无 PS）工程流程 -- UltraScale+/UltraScale/7 系列 |\n| `tcl_commands.md`            | 常用 Vivado Tcl 命令参考                       |\n| `official-docs/index.md`     | Xilinx/AMD 官方文档索引 -- UG/PG/DS/XAPP 编号、标题、用途，以及与本仓库参考指南的对应关系 |\n\n---\n\n## 生成的工程结构\n\nSkill 会按阶段组织输出，结构清晰：\n\n```\nproject_root/\n├── 01_hls/                  # Vitis HLS（可选）\n│   ├── hls_create.tcl\n│   └── src/\n├── 02_vivado/               # 硬件设计\n│   ├── create_project.tcl\n│   ├── create_bd.tcl\n│   ├── constraints/*.xdc\n│   ├── build.tcl\n│   └── output/              # .bit + .xsa\n├── 03_vitis/                # 嵌入式软件\n│   ├── create_platform.tcl\n│   └── src/\n└── 04_petalinux/            # Linux（可选）\n    ├── build.sh\n    └── config/\n```\n\n---\n\n## 贡献\n\n本项目由社区共同维护，欢迎参与贡献！\n\n**贡献方式：**\n- 添加新 IP 核或器件系列的参考文档\n- 补充版本特定的 API 细节\n- 修正错误或补全 Tcl API 覆盖\n- 翻译参考文档\n\n详见 [CONTRIBUTING.md](CONTRIBUTING.md)。\n\n---\n\n## Star 趋势\n\n<a href=\"https://www.star-history.com/?type=date&repos=QingquanYao%2Fxilinx-skill\">\n  <picture>\n    <source media=\"(prefers-color-scheme: dark)\" srcset=\"https://api.star-history.com/chart?repos=QingquanYao/xilinx-skill&type=date&theme=dark&legend=top-left\" />\n    <source media=\"(prefers-color-scheme: light)\" srcset=\"https://api.star-history.com/chart?repos=QingquanYao/xilinx-skill&type=date&legend=top-left\" />\n    <img alt=\"Star History Chart\" src=\"https://api.star-history.com/chart?repos=QingquanYao/xilinx-skill&type=date&legend=top-left\" />\n  </picture>\n</a>\n\n---\n\n## 许可证\n\nMIT\n\n---\n\n<p align=\"center\">\n  <sub>由 <a href=\"https://github.com/QingquanYao\">@QingquanYao</a> 使用 Claude Code 构建</sub>\n</p>\n",
  "bytes": 6533,
  "sha": "36860f21c4b52a1f8963a0c9b00bd68b2cd3b7314d5eccc7437e858e683546c8",
  "repo_slug": "qingquanyao/xilinx-skill",
  "fonte": "repo",
  "truncated": false,
  "api": "https://agentalog.com/api/listings/plg_qingquanyao_xilinx_skill_xilinx_suite_212e944c/readme"
}